SEMICONDUCTOR DEVICE AND MANUFACTURING THEREOF AND APPLIED SYSTEM USING THE SEMICONDUCTOR DEVICE

Patent Number:

JP7014992

Publication date:

1995-01-17

Inventor(s):

ABE YOSHIO; others: 01

Applicant(s):

HITACHI LTD

Requested Patent:

□ JP7014992

Application Number: JP19930143269 19930615

Priority Number(s):

IPC Classification:

H01L27/108; H01L21/822; H01L27/04

EC Classification:

Equivalents:

Abstract

PURPOSE:To prevent an interfacial layer with low permittivity at an interface between an insulating film and an electrode, by using a capacitive-element electrode made of metal, of which an oxide film is made of an insulating substance with permittivity larger than a given value.

CONSTITUTION: In a capacitive element, a lower electrode 2 made of 100nm tantalum(Ta), a first insulating layer 3 made of 5nm tantalum pentoxide (Ta2O5) with permittivity of 25, a second insulating layer 4 made of 25nm tantalum dioxide (TiO2) with permittivity of 100, and an upper electrode 5 made of 100nm titanium nitride (TiN) are formed on a silicon substrate 1. In this TiO2/Ta2O5/Ta laminate structure, an insulating-film layer with low permittivity is not produced at an interface between an electrode and a dielectric substance, and a capacitive element with large capacity can be realized. The electrode in the capacitive element is preferably made of metal with a smaller absolute value of oxide generative free energy than that of the metal that constitutes the oxide insulating substance.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-14992

(43)公開日 平成7年(1995)1月17日

(51) Int.Cl. ⁶ H 0 1 L 27/1 21/8 27/0	22	2号 庁内整理番号 8832-4M	FΙ			技術表示箇所 C	
21,	4		H01L	27/ 04	С		
			審査請求	未請求 請求項	jの数11 OL	(全 8 頁)	
(21)出願番号 特願平5-143269		(71)出願人					
(22)出願日	平成5年(1993)6	月15日		株式会社日立製東京都千代田区		丁目6番地	
			(72)発明者	阿部 良夫 茨城県日立市大 式会社日立製作			
			(72)発明者	福田 琢也 茨城県日立市大 式会社日立製作			
•			(74)代理人	弁理士 小川		rı	

(54) 【発明の名称】 半導体装置及びその製造方法並びにそれを用いた応用システム


(57)【要約】

【目的】電極と誘電体層の界面における低誘電率層の生成を防止することで、容量が大きくリーク電流の小さな容量素子を実現し、大容量ダイナミックランダムアクセスメモリ(DRAM)を提供することである。

【構成】容量素子の電極として、酸化物が誘電率20以上の絶縁膜となる金属を用い、容量素子の絶縁層として、少なくとも2層の酸化物絶縁膜を用いる。酸化物絶縁膜のうち少なくとも1層の絶縁層は電極金属の酸化物であり、少なくとも他の1層はこれよりも誘電率の大きな絶縁膜を用い容量素子を構成する。

【効果】電極と誘電体層との界面での低誘電率層の生成を防止し、大容量の容量素子を構成できる。この結果、 半導体装置特に高集積度のダイナミックランダムアクセ スメモリを提供することができる。

図 1



【特許請求の範囲】

【請求項1】容量素子が、酸化物絶縁体と該絶縁体の両 面に接する電極とから構成される半導体案子において、 少なくとも1方の電極として、酸化物が誘電率20以上 の絶縁体となる金属を用い、

絶縁膜は少なくとも2層の酸化物絶縁膜から構成され、 このうち少なくとも1層の絶縁層が電極金属の酸化物で あり、少なくとも他の1層はこれよりも誘電率の大きい 酸化物絶縁体層であることを特徴とする半導体装置。

【請求項2】請求項1記載の半導体装置において、

容量素子の、電極はTa、酸化物絶縁膜はTiO2と少 なくとも1層のTa₂O₅の積層膜であることを特徴とす る半導体装置。

【請求項3】容量素子の絶縁体を金属Aの酸化物、電極 を金属Bとするとき、

金属Aの酸化物の標準生成自由エネルギーの絶対値は、 金属Bの酸化物の標準生成自由エネルギーの絶対値より も大きいことを特徴とする半導体装置。

【請求項4】請求項2記載の半導体装置において、

容量素子の、電極はPt,酸化物絶縁膜はTiO2であ 20 ることを特徴とする半導体装置。

【請求項5】請求項1から4のいずれか1項に記載の半 道体装置において、

容量素子を構成する該酸化物絶縁体は、該絶縁体を構成 する金属を酸化することにより形成することを特徴とす る半導体装置の製造方法。

【請求項6】請求項1から4のいずれか1項に記載の半 導体装置において、

容量素子を構成する該酸化物絶縁体を形成後、該絶縁体 を励起状態の酸素を含むプラズマにさらす処理をするこ 30 とを特徴とする半導体装置の製造方法。

【請求項7】請求項1から4のいずれか1項に記載の半 導体装置、または請求項5または6記載の製造方法で作 製された半導体装置を用いたことを特徴とするダイナミ ックランダムアクセスメモリ装置。

【請求項8】請求項7記載のランダムアクセスメモリを 用いたことを特徴とする半導体メモリカード。

【請求項9】請求項7記載のランダムアクセスメモリを 用いたことを特徴とする半導体ディスク装置。

【請求項10】請求項7記載のランダムアクセスメモリ を用いたことを特徴とするマイクロプロセッサ。

【請求項11】請求項7記載のランダムアクセスメモ リ、請求項8記載の半導体メモリカード、請求項9記録 の半導体ディスク装置、請求項10記載のマイクロプロ セッサのいずれかを用いたことを特徴とするコンピュー 夕。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は高誘電率絶縁体を容量素

商集積度のダイナミックランダムアクセスメモリなどの 半導体配憶装置、及びそれを用いた応用システムに関す

[0002]

【従来の技術】ダイナミックランダムアクセスメモリ (DRAM) はコンピュータの記憶素子として大容量, 高集積化が進んできた。現在用いられているDRAMメ モリセル部の基本的な回路は、1組のMOSトランジス タとコンデンサから構成され、コンデンサに蓄積された 10 電荷の量によって1ビットのデータを記憶する。このコ ンデンサの容量はα線によって作り出される電荷による エラー (ソフトエラー) に対する耐性を備えるためには 100fC以上の電荷が蓄積されていなければならな い。仮に±1.5 V の電圧で助作させるとすると、コン デンサの容量は60fP以上必要となる。

【0003】コンデンサの容量Cは、真空の誘電率を & a、絶縁膜の比誘電率をεr、絶縁膜の膜厚をd、コンデ ンサの電極面積をSとすると、

 $C = \varepsilon_0 \cdot \varepsilon_r \cdot S/d$

である。従って、コンデンサの容量を大きくするために は電極の面積を大きくし、絶縁膜の膜厚を薄くすれば良 い。最近のDRAMの髙集積化により、メモリセル1個 当りの占める面積が縮小するため、例えばIEEE Transac tions on Electron Devices, vol. 38, No. 2, pp.255-261 (1991) に記载してあるよう に、複雑なプロセスを経て電極面積の増大が図られてい る。

【0004】一方、例えば特願平4-56270号公報、ある いは第8回強誘電体応用会議予稿集pp.3-29 に記 載してあるように、絶縁膜に比誘電率の大きな物質を用 いようとする研究が進められている。比誘電率の大きな 物質としては、Ta2Os, TiO2, SrTiOs, Pb Zr1-1Ti1O3などがある。

[0005]

【発明が解決しようとする課題】コンピュータの小型 化、高速化のためにはコンピュータ内部の記憶装置の大 容量化が必要である。代表的な内部配億装置であるDR AMでも、セルサイズの縮小による高集積化が図られて きたが、コンデンサの容量不足が問題になってきた。す なわち、実効的な電極面積を大きくし容量を増やすため 種々のセル構造が検討されているが構造が非常に複雑に なり、1ピット当りのコストの上昇や製造時に不良が発 生する割合が大きくなるなどの問題が生じる。一方、絶 緑膜の実効的な膜厚を減少させて容量を増やすため高誘 電率の誘電体材料の適用も検討されているが、上記従来 技術においては、誘電率が20以上の酸化物絶縁体を成 膜し良好な結晶性を得るためには酸素雰囲気下で基板温 度を500℃以上の高温とする必要がある。下地電極が 高温の状態で酸素雰囲気中に置かれるために、アルミニ 子に用いた半導体装置の品質の向上及び微細化、さらに 50 ウム等の貴金属以外の金属や、ポリシリコン等の半導体

を下地電極として用いた場合にはこれら金属や半導体の 表面が酸化され絶縁体が形成される。このような金属や 半導体が酸化されて形成された物質の比誘電率は例えば SiO2 で約4、Al2O3で約9程度であり比誘電率が 20未満である。また、このような表面が酸化されて形 成される酸化物の膜厚は5 nm~20 nm程度である。

【0006】この結果、絶縁膜は堆積された高誘電率膜 と表面が酸化されて形成された低誘電率膜との直列接合 となり、高誘電率膜の膜厚を薄くしても、容量の大きな コンデンサを得ることはできない。

【0007】このような低誘電率の酸化物を形成しない 物質として、これまで白金やパラジウムのような貴金属 が用いられてきた。これら貴金属を電極に用いた場合、 電極の酸化は生じないが、電極との界面付近での絶縁膜 の組成ずれによる低誘電率層の生成の問題がある。例え ば、スパッタリング法あるいはCVD(化学的気相成 長)法によりPbZr_{1-x}Ti_xO₃ 膜を作製した場合、 絶縁膜中のPbはPt電極内に拡散しやすいため絶縁膜 中でPbが欠之し、TiO2 やZrO2 が析出しやす ンデンサの容量が低下する。

[0008]

【課題を解決するための手段】次世代のメモリである6 4 MピットDRAMに用いるキャパシタ絶縁膜は、単位 面積当りの静電容量が11fF/μm²以上、SiO₂膜 に換算すると膜厚3nm以下の薄膜化が必要とされてい る。しかし、従来用いられているSiO2/SisNs複 合膜では高電界によるトンネル電流による絶縁性の低下 により薄膜化はSiO2 膜換算で4nm程度が限界であ る。また、誘電率 2 5 と比較的髙誘電率の T a 2 O 5 でも 30 SiO2 膜換算で3nm程度である。トンネル電流を減 少させるためには、膜厚を厚くしても十分大きな容量が 得られるように、さらに高誘電率薄膜を用いる必要があ る。

【0009】しかし、誘電率の大きな絶縁膜を用いても 電極の酸化による中間絶縁層が生成すると、容量素子全 体の容量は低下してしまう。図12は、高誘電率膜とし て誘電率 ε₁=110で膜厚d₁=50nm のTiO₂を 絶縁膜として用い、電極との間に厚さd2=5nmの中 間絶縁層が生成したときの、中間絶縁層の誘電率 ε 2 と 40 容量索子の容量の関係を示したものである。この図から 明らかなように、誘電率 ε2 の低下とともに容量は急激 に低下する。従って、単位面積当りの静電容量が11 f F/μm²以上を確保するには、中間絶縁層の誘電率 ε₂ は20程度であることが必要である。 高誘電率膜の誘電 率が小さい場合、中間層はさらに誘電率が大きいことが 要求される。

【0010】本発明においては、容量素子を構成する電 極として、酸化物が誘電率20以上の比較的誘電率の大 きな絶縁体となる金属を用い、絶縁膜と電極との界面で 50

の低誘煙率層の生成を防止する。また、容量素子を構成 する絶縁体には酸化物の標準生成エネルギーが大きな材 料、電極金属には酸化物の標準生成エネルギーが小さな 材料を用い、熱力学的に安定な組合せとすることで、電 極金属の酸化が進行することを防止する。さらに、マイ クロ波での励起を利用する電子サイクロトロン共鳴(E CR)で生成した酸素を用いて酸化処理することで、酸 索欠損のない酸化物絶縁膜を形成する。

【0011】また、上記容量素子を用いてダイナミック 10 ランダムアクセスメモリを构成する。さらに、このラン ダムアクセスメモリを用いて、半導体メモリカード、半 **導体ディスク基板、マイクロプロセッサ、コンピュータ** を構成する。

[0012]

【作用】上記手段は以下の作用がある。

【0013】誘電率が100以上の酸化物絶縁体と該絶 **緑体の両面に接する電極より构成される容量素子におい** て、絶縁体形成時に電極の酸化が生じても、電極の酸化 物は誘電率が20以上と大きいため、SiO2やAl2O い。特に、2 r O2 は誘電率が10以下と小さいためコ 20 3など低誘電率膜の生成による極端な容量の低下を防止

> 【0014】容量素子を構成する絶縁体には酸化物の標 準生成エネルギーが大きな材料、電極金属には酸化物の 標準生成エネルギーが小さな材料を用いることで、電極 金属の酸化による。絶縁層膜厚の増加を防ぐことがで き、大容量の容量素子を提供できる。さらに、活性な酸 素を供給できるECR酸素プラズマによる酸化処理を行 い絶縁膜中の酸素欠損をなくし、リーク電流を低減でき る。

【0015】このような容量値の大きな容量素子の形成 技術は、必要な容量を小さい面積で構成できるといった 作用がある。従って、この容量素子をダイナミックラン ダムアクセスメモリのキャパシタとして用いると、メモ リセルの面積が縮小し、記憶容量を増大できるといった 効果がある。さらに、このダイナミックランダムアクセ スメモリにより安価で大容量の記憶装置を構成でき、メ モリカード、マイクロプロセッサ、コンピュータなどの 電子装置の小型化が可能となる。

[0016]

【実施例】以下、本発明の実施例を図面を用いて詳細に 説明する。

【0017】 実施例1

図1に、本発明の一つの実施例である容量素子の断面図 を示す。基板1、例えばシリコン基板の上に、下部電極 2としてタンタル (Ta) 蒋膜が厚さ100nm、容量 索子の第1の絶録体層3として五酸化タンタルTa₂O6 が5nm、第2の絶縁体層4として二酸化チタンTIO z が25nm、さらに上部電極5として窒化チタンTi Nが100nm形成され、容量索子を模成している。

【0018】本実施例の容量素子の作製方法を図2を用

いて説明する。まず、下部電極として、図2(a)に示 すように、シリコン基板1の上にスパッタリング法によ リングの際は、Ta及びTiをターゲットとして用い、 アルゴンをスパッタガスとし、スパッタ圧力 1 Pa、基板 温度300℃とした。

【0019】次に、絶縁体層形成のため、図3に示すE CRプラズマ処理装置を用いて、Ti蒋膜表面を酸化し た。Ti 薄膜は完全に酸化されTi Oz 絶縁体層 4とな り、さらにTa表面も薄く酸化され、Ta2Os 絶縁体層 10 3となる。

【0020】上部電極5としては、T102 絶縁体層上 4に、窒化チタン膜を形成した後、通常のホトレジスト 加工及び、CC14、CF4などのエッチングガスを用い たリアクティブイオンエッチング法を用い、図2(c) に示すように、所望の形状に加工する。

【0021】プラズマ酸化に用いたECRプラズマ処理 装置は図3に示すように、基板の設置される基板ホルダ 402を備えた真空容器401とこの真空容器に石英製 のマイクロ波導入窓412を介してマイクロ波導波管4 20 好適である。 04が接続され、さらにマイクロ波発生装置403とな るマグネトロンが連結されている。マグネトロンからは 2.45 GHz のマイクロ波電界が発生しマイクロ波導 波管を伝搬し石英窓を透過し真空容器内に導入される。 マイクロ波導破管にはマイクロ波チューナ407が備えら れ、基板上でマイクロ波の電界方向が基板に対し平行と なるように予めチューニングされている。また真空容器 とゲートバルブ410を介して基板搬入ロボット室40 6を備え、基板搬送ロボットにより基板が真空容器内に 搬入される。また、ロボット室は他の成膜装置等とやは 30 りゲートバルブを介して接続され基板を他の処理を含め 連続的に処理することができる。また、真空容器の周囲 には磁界コイル405が設置され基板上で磁力線の方向 が基板と垂直向きになるように制御する。磁束密度87 5 ガウスの位置で電子サイクロトロン共鳴が生じ、高密 度の励起酸素が生成する。この電子サイクロトロン共鳴 領域が広がり、励起酸素密度が低下するのを防ぐマイク 口波発散防止筒411がマイクロ波導入窓412と基板 ホルダ402の間に設置されている。この他、プラズマ 処理のための反応ガス導入口409, 基板に高周波を印 40 加するための髙周波電源408が設置されている。

【0022】本ECRプラズマ処理装置を用いて、Ti 薄膜を酸化する際は、真空容器を1×10 ⁴ Torrまで排 気した後、100ml/min の流量の酸素ガスを真空容 器内に導入し圧力を0.1Pa とした。ここでμ波を真 空容器内に導入すると、真空容器内の酸素ガスはマイク 口波の電界と磁界とにより電子サイクロトロン共鳴をお こしプラズマ状態となる。励起状態の酸素及び酸素イオ ンによりTi薄膜を酸化する。

とTaの酸化膜厚と酸化時間の関係を図4に示す。酸化 膜厚は、酸化時間の平方根に比例して増加すること、ま た酸化温度が高いほど酸化速度が早くなることがわか る。酸化温度が高いほど形成されるTiOzの結晶性が 良くなり誘電率も大きくなるが、酸化速度が速くなり膜 厚の制御が難しい。一方、Taの酸化速度はTiに比べ 非常に小さいため、Ta2Osの膜厚の制御は容易であ る。

【0024】図5はµ波のパワーを600Wとして、1 0分間のプラズマ酸化処理により形成した容量索子の、 単位面積当りの容量と酸化時間との関係を示す。Ti単 **層膜を酸化した場合、図4に示したように時間の平方根** に比例して酸化膜厚が増加するため、容量は急激に低下 してしまう。これに対し、Ti/Ta積層膜を酸化した 場合は、TiO2 の膜厚はTi膜の膜厚で決まり、Ta の酸化速度は非常に遅いため、容量の低下はほとんどな い。TiO2 は誘電率が約100と大きく、電極との界 面に形成されるTa2Osも誘電率が25とS1O2大き い絶縁膜であるので、大容量の容量素子の絶縁膜として

【0025】次に、リーク電流と電圧との関係を図6に 示す。T1を熱酸化してT1O2を形成した場合は酸素 欠損が生じ、これがドナーとなるため、リーク電流が大 きい。これに対し、プラズマ酸化でTiOzを形成した 場合は酸素欠損が生じないため、リーク電流を低減する ことができる。さらに、Ti/Ta積層膜をプラズマ酸 化して、TiO2/Ta2O6 積層絶縁膜構造とした場 合、Ta₂O₅の優れた絶縁特性のため、リーク電流は減 少する。

【0026】本実施例の容量素子では、TiN/TiO 2/Ta2O6/Ta の積層構造となるため、電極/誘電 体界面に低誘電率の絶縁膜層が生じない。このため、大 容量の容量素子が実現できる。

【0027】容量素子の電極としては、酸化物絶縁体を 構成する金属の生成自由エネルギーに比べ、酸化物の生 成自由エネルギーの絶対値が小さい金属とすれば良い。 酸素1mol当りの生成自由エネルギーはTiO2が一 445kJ、Ta2Os が-383kJでありTiO2 の方が生成自由エネルギーの絶対値が大きく熱力学的に 安定なため、TiOzの還元、Taの酸化は最小限にお さえられる。酸化物の生成自由エネルギーの絶対値が小 さく、かつ酸化物が20以上の比較的誘電率の大きい絶 録体となる金属としてはTaの他、Nb、Pbなどがあ る。電極としては、これらの金属を単体として用いて も、これらを組み合わせた合金として用いても同様の効 果を得ることができる。さらに、Au, Ag, Pt, P dなどの貴金属を電極に用いれば、電極の酸化をほとん ど生じない。

【0028】なお、絶縁膜の形成方法は、本実施例のプ 【0023】μ波のパワーを600Wとした時の、Ti 50 ラズマ酸化のほか、蒸着法,スパッタ法、CVD(化学

的気相成長) 法などを用いても良い。この場合、絶縁膜 形成後、表面をECR酸素プラズマ処理することによ り、膜中の酸素欠損を補償し、欠陥密度を低減できる。 【0029】 実施例2

ダイナミックランダムアクセスメモリのキャパシタ部に 適用した、本発明の実施例の断面図を図7に示す。この 図において1はp型Si基板、7と8はMOSトランジ スタのソース電極及びドレイン電極を構成するn型ドー プ層、9はゲート電極、11は蓄積ノード電極、12は 誘電体層、13はプレート電極、14は酸化膜、15は 10 チップ化したものである。 ゲート絶縁膜である。キャパシタの形成方法は、まず基 板上にMOSトランジスタ7, 8, 15, 9、及びピッ ト線10,酸化膜14を形成したあと酸化膜14にスル ーホールを形成する。次にスルーホール内面及び酸化膜 14の上面にTa/Ti積層膜をスパッタ法または、C VD法により形成し、パターニングする。このあと、プ ラズマ酸化によりTiO2/Ta2Os 誘電体層12を形 成する。さらに、プレート電極として、窒化チタンをC VD法により形成しパターニングすると、DRAMセル が完成する。

【0030】従来のDRAMセルでは、コンデンサ部の 誘電体層にSiO2、電極にポリSiを用いている。し かし、SIO2 は誘電率が4と小さいため、高集積化の ためセル面積を縮小すると十分な容量を確保することが 困難になっている。これに対し、本発明のDRAMセル では、高誘電率のTiOz を絶縁膜に用いること、及び 電極にTaを用いることで、電極の酸化による低誘電率 層の生成を防止しているので十分な容量を得ることがで きる。従って、集積度の高い大容量のDRAMを構成でき

【0031】 MOSトランジスタのソース電極とキャパ シタの蓄積ノード電極との間のコンタクト抵抗を低減す るために、ソース電極界面にはTiSi2, TaSi2な どシリサイド化合物を形成する。また、基板のSiから キャパシタ絶縁膜にSiが拡散し、低誘電率のSiO2 が形成されるのを防ぐため、基板のSiとキャパシタ絶 緑膜の間にパリアメタルとしてTiNを形成することが 望ましい。

【0032】本発明のDRAMセルは、従来のDRAM セルと同様に、半導体メモリカード、半導体ディスク装 40 セスメモリの断面図である。 置、マイクロプロセッサ、コンピュータなどの電子装置 に適用することができる。とくに、本発明のDRAMセ ルは、小型大容量であるため、システム全体が小型化す ると同時に、処理能力も向上する。

【0033】 実施例3

図8は上記実施例で述べた本発明のDRAMを半導体デ ィスク基板に用いたものである。安価で大容量の記憶媒 体であり、従来のフロッピーディスクやハードディスク のように機械的な駆動機構が不要であるため、小型及び 可搬用コンピュータシステムの外部配憶として好適であ *50* 1…基板、2…下部電極、3…第1の絶**録体層、4**…第

る.

【0034】 実施例4

図9は本発明のDRAMをメモリアレイとしてオンチッ プ化したシステムLSIの构成を示す。本発明は、通信方 式がアナログネットワーク、デジタルネットワーク、ナ ロウパンドインテリジェントサービスデジタルネットワ ーク(N-ISDN)、さらにプロードパンド(B)-ISD Nに対応可能な高集積、高速メモリと通信回路から直接 信号を取り入れるためにドライバ、レシーパ回路をオン

8

【0035】図10は本発明のDRAMをキャッシュメ モリとして内蔵した論理LSI(マイクロプロセッサ) を示す。本発明のメモリ素子を内蔵メモリとして用いれ ば、大容量で高度な機能を持つマイクロプロセッサが実 現できる。

【0036】実施例5

上記実施例で述べた論理素子(マイクロプロセッサ)、 メモリ秦子(DRAM)、半導体ディスク基板を用いたコ ンピュータシステムの構成図を図11に示す。本発明に 20 よれば、システム全体が小型化できると同時に、大容量 の情報を高速に読み書きできるのでシステム全体として の処理能力が向上する。

[0037]

【発明の効果】本発明によれば、電極と誘電体層の界面 における低誘電率の生成を防止でき、容量が大きな容量 **秦子を構成できる。本発明の容量素子をメモリセルのコ** ンデンサに適用すると高集積大容量のDRAMを実現で

【図面の簡単な説明】


- 【図1】本発明の実施例1の容量素子の断面図である。
 - 【図2】本発明の実施例1の容量素子の作製方法を示す 図である。
 - 【図3】 ECRプラズマ処理装置を示す図である。
 - 【図4】チタン及びタンタル蒋膜のプラズマ酸化時間と 酸化膜厚の関係図である。
 - 【図5】チタン及びチタン/タンタル積層薄膜のプラズ マ酸化時間と容量の関係図である。
 - 【図6】容量素子のリーク電流と電圧の関係図である。
 - 【図7】本発明の実施例2のダイナミックランダムアク
 - 【図8】本発明の半導体ディスク基板の構成図である。
 - 【図9】本発明のシステムLSIの構成図である。
 - 【図10】本発明のマイクロプロセッサの构成図であ
 - 【図11】本発明のコンピュータシステムの構成図であ
 - 【図12】高誘電率絶縁層と電極との間にできる中間絶 緑層の誘電率と容量の関係図である。

【符号の説明】


2 の絶縁体層、5 …上部電極、6 … T i 薄膜、7 …ソース電極、8 …ドレイン電極、9 …ゲート電極、10 …ピット線、11 … 蓄積ノード電極、12 …誘電体層、13 …プレート電極、14 …酸化膜、401…真空容器、402 … 基板ホルダ、403 …マイクロ波発生装置、40

4…マイクロ波導波管、405…磁界コイル、406… 基板搬入ロボット室、407…マイクロ波チューナ、408…高周波電源、409…反応ガス導入口、410… ゲートパルプ、411…マイクロ波発散防止筒、412 …マイクロ波導入窓。

10




【図8】



【図10】

図 10



【図12】

【図11】

図11

